Полупроводниковые запоминающие устройства
По функциональному признаку различают постоянные запоминающие устройства (ПЗУ), хранящие информацию, предназначенную только для чтения, и оперативные запоминающие устройства (ОЗУ), предназначенные для записи, хранения и считывания цифровой информации.
ПЗУ относятся к комбинационным цифровым устройствам, ОЗУ относятся к цифровым устройствам последовательностного типа. ПЗУ сохраняют информацию при отключенном питании, т.е. обладают свойством энергонезависимости, в ОЗУ информация теряется при отключении питания.
Постоянные запоминающие устройства (ПЗУ).  ПЗУ по принципу работы являются преобразователями n-разрядного кода адреса ячейки А в m-разрядный код хранящегося в ней слова D (рис. 7.1). Данные считываются при подаче разреша-ющего уровня на вход CS.
Микросхемы ПЗУ по способу записи в них информации делятся на масочные (ROM – Read Only Memory), программируемые на заводе-изготовителе интегральных микросхем; однократно-программируемые (PROM – Programmable ROM) и многократно-программируемые пользователем (репрограммируемые ПЗУ).
  Для обеспечения возможности объединения по выходу при наращивании памяти все ПЗУ (так же как и ОЗУ) имеют выходы с тремя состояниями (à) или открытый коллекторный выход (à).
Схемотехническую реализацию ПЗУ масочного типа иллюстрирует рис. 7.2. Схема имеет адресные входы х1, х2, выходы содержимого ячеек памяти z1-z4, вывод для подключения источника питания Е и общий вывод. Верхняя часть схемы представляет собой полный дешифратор. Если разрядность адреса равна n, то в дешифраторе имеем 2n горизонтальных входных линий, на которых формируются входные переменные и их инверсии. Число вертикальных линий в полном дешифраторе равно 2n. С помощью специальных масок программируется наличие или отсутствие р-n-перехода в цепи связи вертикальных и горизонтальных шин матрицы. Размещение диодов матрицы И показано на рисунке жирными точками. Диоды ориентированы так, как показано на вынесенной в кружок части рисунка.
 На вертикальных шинах матрицы реализуются логические функции y0= x1 x2, y1= x1 x2, y2= x1 x2, y3= x1x2. Каждому набору входных переменных, т.е. адресу ПЗУ, соответствует уровень логической единицы на одной из
вертикальных линий и логического 0 на всех остальных. Диоды дешифратора реализуют матрицу И.
В нижней части рисунка диоды реализуют матрицу ИЛИ. Количество горизонтальных линий соответствует разрядности слова, записанного по каждому адресу. Наличие диода формирует 1 в соответствующем бите выходного слова, отсутствие диода – 0. В ПЗУ схема дешифратора неизменна, а программируется матрица связей ИЛИ (они удобны для реализации преобразователей кода).
В ПЛМ (программируемых логических матрицах) программируются обе матрицы (И и ИЛИ). ПЛМ удобны для реализации сложных логических функций, их преимущества особенно заметны при большом числе входных переменных.
В данном примере реализовано ПЗУ, карта прошивки которого представлена ниже в таблице.
  ,
 ,
 ,
 .
Один из принципов построения однократно программируемого ПЗУ с организацией 32х8 (микросхема К155РЕ3) показан на рис. 7.3. К каждому из 32 выходов дешифратора подключен восьмиэмиттерный транзистор. До программирования по любому адресу А считывается байт нулей (D0 - D7). После подачи высокого напряжения на одну из линий D0 - D7 пробивается стабилитрон и открывшийся транзисторный ключ VT1 обеспечивает прожигание нихромовой перемычки (элемент на рисунке затемнен) в соответствующем разряде, после чего выходной транзистор VT2 закрывается (на выходе читается логическая 1). Таким образом, процесс программирования сводится к пережиганию специальных плавких перемычек из тугоплавкого материала. Процедура реализуется с помощью программатора, управляемого персональным компьютером. Для повышения надежности работы ПЗУ методика программирования предусматривает подачу серии 40–100 импульсов после фиксации момента пережигания перемычки, а также обязательную термотренировку запрограммированного ПЗУ при определенной температуре в заданном электрическом режиме.
| |
| |
 |
Репрограммируемые ПЗУ в настоящее время выполняются двух типов:
1) с электрическим программированием и электрическим стиранием (EEPROM);
2) с электрическим программированием и ультрафиолетовым стиранием (EPROM).
В EEPROM (Electrically Erasable PROM) матрица запоминающих ячеек (ЗЯ) выполняется по МОП-технологии, но между металлическим затвором и слоем изолирующего окисла осаждается тонкий слой нитрида кремния. Нитрид кремния способен захватывать и длительное время сохранять электрический заряд. Такая структура называется МНОП (металл-нитрид кремния-окисел-полупроводник). Чтобы зарядить слой нитрида кремния, на затвор МНОП-транзистора подается программирующий импульс, по амплитуде в несколько раз превышающий рабочие уровни напряжений. При подаче сигнала на адресную шину, подключенную к затворам МНОП-транзисторов, логическая 1 читается на истоке «заряженных» транзисторов. При отсутствии заряда ЗЯ хранит логический 0. Для стирания записанной информации, т.е. для удаления заряда, захваченного слоем нитрида кремния, на затвор МНОП-транзистора необходимо подать импульс напряжения противоположной полярности.
В EPROM (Erasable PROM) ЗЯ реализуется на МОП-транзисторе с селекторным и плавающим затворами. Плавающий затвор заряжается током лавинной инжекции при подаче на сток транзистора повышенного напряжения (до 25– 30 В). Пороговое напряжение возрастает с 3 до 15 В, и при чтении на выходе ЗЯ читается 0. Для стирания информации пользуются облучением кристалла через специальное прозрачное окно в корпусе микросхемы ультрафиолетовым светом. Заряд на плавающем затворе рассасывается, пороговое напряжение падает, и выход повторяет высокий потенциал затвора – уровень логической 1. Комнатное освещение или солнечный свет не влияют на запрограммированное ПЗУ.
 Особенно перспективны в настоящее время ЕЕPROM типа флэш-памяти (Flash), допускающие запись и стирание блоков информации (вплоть до 60 Кбайт), в отличие от побайтового обращения при программировании других ЕЕPROM. Разработанная по флэш-технологии микросхема 28F008SA представляет собой энергонезависимую СБИС емкостью 1 Мбайт с временем обращения 85 нс и электрическим стиранием записанной информации.
Оперативные запоминающие устройства (ОЗУ). Элементом памяти ОЗУ статического типа (RAM) служит триггер на биполярных или полевых транзисторах, ОЗУ динамического типа (DRAM) – конденсатор, специально сформированный внутри МОП-структуры.
Структурная схема ОЗУ с организацией 4К´1 приведена на рис. 7.4. Младшие шесть разрядов 12-разрядного адреса ячейки с помощью дешифратора определяют одну из вертикальных, а старшие – одну из горизонтальных шин запоминающего массива, на пересечении которых находится запоминающий элемент. Разрядные шины, которые используются для записи и считывания информации, являются общими для всех ячеек матрицы. Для одновременного запоминания m-разрядных слов необходимо m одинаковых матриц.
Устройство управления определяет режим работы схемы ОЗУ. По сигналу CS разрешаются или запрещаются операции записи или считывания. Сигнал CS позволяет выбрать требуемую микросхему памяти в ЗУ, состоящем из ряда микросхем. Подача сигнала логической 1 на вход W/R при наличии CS = 1 позволяет выбрать режим записи. Если же сигнал W/R = 0, то микросхема будет работать в режиме считывания.
Данные, подлежащие записи, поступают на вход DI, а данные, подлежащие считыванию, снимаются с выхода DO. Устройства записи и считывания обеспечивают прием и выдачу сигналов информации с уровнями, согласующимися с серийными цифровыми микросхемами.
Взаимодействие каждой запоминающей ячейки и устройства управления можно пронаблюдать по структурной схеме рис. 7.5, где обозначено: DI (Data Input) – входной информационный сигнал; DO (Data Output) – выходной информационный сигнал; W/R (Write/Read) – запись/чтение; CS (Chip Select) – выбор кристалла; Xi, Yi – горизонтальные и вертикальные линии матрицы.
 Сигнал DI подается на буфер, выходной сигнал которого поступает на информационные входы всех запоминающих ячеек. Сигнал  = W/R.CS управляет Z-состоянием выходного буфера. Выходной каскад каждой ЗЯ выполнен на элементе с открытым коллекторным выходом, что позволяет объединить при монтаже выходы всех ячеек памяти.
В качестве запоминающего элемента в ячейке памяти динамического ОЗУ используется конденсатор небольшой емкости (рис. 7.6). При записи данных происходит отпирание транзистора VT1, и через его малое сопротивление осуществляется заряд (если необходимо запомнить 1) или разряд (если запоминается 0) конденсатора С от источника входного информационного сигнала DI. В режиме хранения транзистор VT1 заперт, и конденсатор медленно разряжается через входное сопротивление VT3 и высокое выходное сопротивление транзистора VT1. Если время хранения логической 1 больше 2– 4 мс, то конденсатор С необходимо периодически подзаряжать, подключая его к источнику напряжения питания (элементы схемы регенерации на рисунке не показаны). Обычно в качестве конденсатора С используется входная емкость транзистора VT3, составляющая единицы пикофарад.
Информация считывается при подаче логической 1 на затвор VT2. При этом транзистор VT2 открывается и на сток транзистора VT3 подается напряжение питания. Если конденсатор С заряжен, то транзистор VT3 открывается и на выходе DO действует напряжение логического нуля. VT3 работает как транзисторный ключ, нагрузкой которого является транзистор VT2, поэтому он инвертирует входной сигнал. Если конденсатор С разряжен, то VT3 оказывается запертым и на линии DO действует логическая 1.
В DRAM требуется периодическое восстановление (регенерация) записанного состояния. В большинстве случаев современные СБИС динамической памяти имеют встроенные средства регенерации. DRAM позволяют реализовать большой объем памяти на кристалле (до 64 Мбайт).
Основными характеристиками микросхем ОЗУ и ПЗУ являются:
- емкость (определяется произведением количества хранимых слов на их разрядность);
- быстродействие (определяется временем цикла обращения к памяти);
- экономичность (определяется мощностью, потребляемой от источника питания).
Основные технические характеристики некоторых отечественных микросхем запоминающих устройств приведены ниже.
Примеры условных графических обозначений некоторых микросхем ПЗУ и ОЗУ приведены на рис. 7.7. В однократно программируемой микросхеме К556РТ5 выходная информация считывается при совпадении разрешающих сигналов на входах CS (выбор корпуса), в ПЗУ с ультрафиолетовым стиранием К573РФ5 – при совпадении логических нулей на входах CS и OE (разрешение выхода). Микросхема ОЗУ К537РУ9 имеет двунаправленную шину данных с 
возможностью ее перевода в третье состояние. При записи информации логический 0 подается на вход разрешения записи WE, при чтении – на вход ОЕ.
Вариант подключения микросхем памяти к системной магистрали микропроцессора, имеющего 16-разрядную шину адреса (ША) и восьмиразрядную шину данных (ШД), показан на рис. 7.8. Каждая из микросхем образует страницу памяти объемом 2 Кбайта, выбор нужной ячейки из которой производится с помощью адресных сигналов А0 – А10. Выбор нужной страницы осуществляет дешифратор К555ИД7 по состоянию старших разрядов адресной шины А11– А15. В данном примере ячейки ПЗУ и ОЗУ занимают в адресном пространстве микропроцессора соответственно области 0000Н – 07FFH и 0800H – 0FFFH.
Команды записи формируют строб WR, команды чтения – строб RD. Выходы дешифратора позволяют добавить к блоку памяти еще шесть аналогичных страниц ОЗУ или ПЗУ.
| 
