Регистры
Регистры представляют собой цепочки триггеров и предназначены для записи, хранения, сдвига и считывания из них двоичной информации (полубайта, байта и т.д.).
Различают регистры сдвиговые (со сдвигом вправо, влево и реверсивные), с параллельной загрузкой, универсальные, кольцевые и файловые.
Регистры сдвига строятся на D-триггерах с динамическим управлением. Тактовые входы объединяются, вход D первого триггера служит для приема информации, а входы D последующих подключаются к прямым выходам предыдущих (рис. 6.18).
За четыре такта C (четыре синхроимпульса) последовательную информацию со входа D можно преобразовать в параллельную на выходах DO0 - DO3.
Регистры с параллельной загрузкой также чаще строят на D-триггерах, объединяя их тактовые входы. Микросхемы регистров памяти могут тактироваться потенциалом (К580ИР82) или фронтом (К555ИР27) тактового импульса (рис. 6.19). Обязательным условием при записи данных в регистр является их фиксация до поступления такта. Хранимые данные с выхода первой микросхемы читаются при логическом нуле на входе  (разрешение выхода). При логической единице на входе  выходы микросхемы находятся в высокоимпедансном состоянии. Запись информации во вторую микросхему происходит по фронту тактового импульса только при логическом нуле на входе  (Load – разрешение загрузки). При = 1 имеет место режим хранения данных в регистре.
 Универсальные регистры. Микросхема К155ИР13 (рис. 6.20) является примером универсального регистра. Режим ее работы задается уровнями сигналов на входах SR и SL (см. таблицу состояний регистра). При сдвиге вправо сигнал со входа DR переписывается в младший разряд DO0 по фронту каждого тактового импульса, а старая информация выхода DO7теряется. При сдвиге влево информация со входа DL записывается на выход DO7, а информация с выхода DO0 теряется. При SL = SR = 1 микросхема работает как параллельный регистр, запись информации в который со входов DI происходит по фронту тактового импульса. При подаче 0 на вход  все триггеры регистра сбрасываются в нулевое состояние.
Кольцевые регистры. Иногда желательно осуществлять многократный последовательный вывод информации (регенерацию) из регистра без ее стирания. Для этого необходимо снова ввести данные с помощью обратной связи. Пример схемы кольцевого регистра, который предоставляет такую возможность, показан на рис. 6.21.
До тех пор, пока на управляющем входе U поддерживается уровень логической 1, DR = Dвх, обратная связь не действует. За первые n тактов запоминается n-разрядный входной код Dвх. Если теперь подать U = 0, то DR = Qn и выведенный из регистра код поразрядно поступает на вход. После n тактовых импульсов регистр сдвига опять находится в исходном состоянии. Следовательно, логическое состояние на входе управления определяет, вводится ли новая информация или в регистре циркулирует старая.
Помимо основного назначения, регистры имеют другие многочисленные применения. Рассмотрим только некоторые из них.
Кольцевой счетчик. На регистрах сдвига реализуются самые разнообразные счетчики. Простейшим из них является кольцевой счетчик ([АШ2] [АШ3] рис. 6.22). Элемент 4ИЛИ-НЕ разрешает запись информации в первый триггер регистра только тогда, когда все триггеры находятся в нулевом состоянии. Эта кодовая 1 и перемещается по кольцу (выходы 1, 2, 3, 4, 5). Данное устройство представляет собой синхронный счетчик с Ксч = 5 и выполняет функции распределителя уровня логической единицы по пяти каналам. Его можно использовать для последовательного включения во времени пяти объектов управления.
Синхронный счетчик. Проанализируем работу другого счетчика на регистре сдвига, в котором используется перекрестная обратная связь (рис. 6.23).
Исследуемое устройство представляет собой синхронный счетчик на регистре сдвига, построенном на трех JK-триггерах. Состояние первого триггера после подачи очередного среза счетных импульсов генератора G зависит от сигналов обратной связи, поступающих на его информационные входы J и K с выходов Q2 и Q3. Триггер Т2 повторяет состояние триггера Т1 на предыдущем такте, а триггер Т3 – состояние триггера Т2.
Удобно анализ работы устройства провести с помощью таблицы состояний, предположив, что первоначально триггеры были сброшены в нулевое состояние (Q1 = Q2 = Q3 = 0), а затем на счетный вход поступает очередной k-тый импульс (рис. 6.24).
До подачи первого импульса на информационных входах триггера Т1: J = 1, K = 0. После первого импульса Т1 переходит в единичное состояние, а логические нули с выходов Q1, Q2 переписываются на выходы Q2, Q3. Уровни сигналов на информационных входах Т1 не изменились. Поэтому после второго импульса он снова будет находиться в состоянии Q1 = 1. Теперь уже и Q2 = 1. 
На информационных входах Т1 устанавливаются уровни J = K = 0.
После третьего импульса Т1 не меняет своего состояния, оставаясь в состоянии Q1 = 1. В этот момент все триггеры находятся в единичном состоянии. При этом на входе Т1 J = 0, K = 1 и после четвертого импульса триггер Т1 сбрасывается в нулевое состояние. После пятого импульса состояние Т1 не меняется. Теперь на входах Т1 J = K = 1. Поэтому после шестого импульса триггер Т1 меняет свое состояние на противоположное и переходит в состояние Q1 = 1.
Анализ таблицы состояний показывает, что после шестого импульса состояние счетчика такое же, как после первого. Следовательно, в цикле реализуются пять состояний и Ксч = 5. На каждом выходе чередуются три единичных и два нулевых состояния. Выход Q2 повторяет выход Q1 с задержкой на один такт, а выход Q3 с задержкой на один такт повторяет выход Q2 (см. временные диаграммы сигналов).
При включении источника питания каждый триггер может установиться либо в нулевое, либо в единичное состояние. У счетчика на трех триггерах таких состояний восемь. В рассмотренном цикле повторяются пять состояний. Вне цикла остается три состояния. Из состояния 000 (Q1 Q2 Q3) поведение счетчика мы уже рассмотрели. Остается проследить, как будет работать счетчик, если при включении он установится в состояния 101 или 010. Такой анализ показывает, что из этих состояний, так же как из состояния 000, счетчик выходит на описанный режим работы, когда циклически повторяются состояния 100, 110, 111, 011, 001. Следовательно, начальная установка триггеров в фиксированное состояние не требуется.
Генераторы псевдослучайных последовательностей импульсов. Для тестирования как аналоговых, так и цифровых устройств широко применяются шумовые сигналы. Во втором случае в качестве такого сигнала может выступать «цифровой шум» – потактная случайная последовательность нулей и единиц. Если эта последовательность непериодична, то ее называют абсолютной. При периодическом повторении случайной последовательности с некоторым интервалом Т ее называют псевдослучайной, а количество тактов за этот период называют объемом псевдослучайной последовательности N. В случае, когда объем памяти тестируемого цифрового устройства меньше объема псевдослучайной последовательности, она по отношению к устройству выступает как абсолютно случайная.
 Аппаратно псевдослучайные последовательности можно вырабатывать с помощью кольцевого регистра. На рис. 6.25 показана схема генератора псевдослучайной последовательности импульсов с N= 2n – 1= 24–1= 15, где n = 4 – количество разрядов регистра. Работу схемы поясняет ее таблица истинности (таблица 6.2), приведенная ниже. Для определенности принято, что до начала тактирования состояние разрядов регистра было следующим: х0=1, х1 = х2 = х3 = 0.
Таблица 6.2 – Таблица состояний генератора псевдослучайной последовательности импульсов
На рис. 6.25 показаны временные диаграммы тактовой последовательности С и выхода младшего разряда регистра х0 . С других разрядов регистра и с выхода y ЛЭ Исключающее ИЛИ также можно снять псевдослучайные последовательности импульсов.
  
Генератор, собранный по схеме рис. 6.25, обладает следующим техническим недостатком: при сбросе разрядов регистра в нулевое состояние х0 = х1 = х2 = х3 = 0 он блокируется и на всех выходах выдает нулевые последовательности. Дополнение несложной логики (4ИЛИ-НЕ и 2ИЛИ), как показано на рис. 6.27, избавляет генератор от названного недостатка. При совпадении четырех нулей на входе элемента 4ИЛИ-НЕ он вырабатывает на выходе единицу, которая при очередном такте записывается в младший разряд регистра и разрешает работу генератора. Разумеется, количество входов этого элемента должно совпадать с количеством разрядов регистра.
Как было сказано ранее, объем вырабатываемой псевдослучайной последовательности N = 2n – 1 определяется количеством разрядов регистра n.
При этом существенным является вопрос, выходы каких номеров разрядов регистра заводятся на элемент Исключающее ИЛИ для замыкания регистра в кольцо. Ответ на этот вопрос дает приведенная ниже таблица 6.3, которая называет эти номера в зависимости от количества разрядов регистра (счет разрядов в таблице с первого до восемнадцатого). Причем, как следует из этой таблицы, при некоторых n цепь обратной связи должна объединять по четыре выхода разрядов регистра. Это объединение производится с помощью двух элементов Исключающее ИЛИ.
Пример 6.1. Цифровой широтно-импульсный модулятор
Двоичный счетчик на микросхемах DD1, DD2 (K555ИЕ7) последовательно в цикле пробегает состояния с 0 по 255 (рис. 6.28), формируя на входах Аi цифрового компаратора код развертки, повторяющийся с периодом Т=256/f, где f – частота генератора тактовых импульсов G. Цифровой компаратор выполнен на микросхемах DD3, DD4 (К555СП1). На входы Bi цифрового компаратора подается восьмиразрядный код управляющего сигнала. Пропорционально этому коду меняется длительность импульсов, формируемых на выходе А< цифрового компаратора, в то время как их период неизменен и равен Т.
| |
| |
 |
Принцип работы микросхемы цифрового компаратора К555СП1 состоит в следующем. Если число, код которого подан на входы А1– А8, больше числа, код которого подан на входы В1– В8, на выходе А> микросхемы появляется логическая 1, на выходах А= и А< – логические 0. Если код числа А меньше кода числа В, логическая 1 появляется на выходе А<, на выходах А= и А> – логические 0. Если коды, поданные на входы А и В, равны, микросхема передает на свои выходы сигналы со входов >, < и = , если на этих входах только одна логическая единица.
Пример 6.2. Электронный таймер
Таймер обеспечивает включение исполнительного реле на время от 1 до 99 минут, индикацию времени в режиме обратного счета. Генератор G формирует прямоугольные импульсы с частотой f1=2 Гц (рис. 6.29), а на выходе делителя частоты формируются импульсы с периодом T=1/f2=1 мин. Двоично-десятичный код реверсивного счетчика DD3, DD4 (К155ИЕ6) с помощью дешифраторов DD5, DD6 (514ИД1) преобразуется в код управления цифровыми индикаторами HG1, HG2 (АЛС324А). При нажатой кнопке S1 (установка) импульсы генератора с частотой 2 Гц проходят на суммирующий вход счетчика для установки временной задержки. Пуск таймера осуществляется при нажатии кнопки S2. RS-триггер DD1.2 (К155ТМ2) устанавливается в единичное состояние, включая реле К1, и снимает запрет на прохождение минутных импульсов на вычитающий вход счетчика.
После реализации временной задержки RS-триггер сбрасывается в нулевое состояние, выключая реле. Таймер переходит в режим ожидания новой установки, сохраняя нулевое состояние счетчика. Диод VD1 защищает выход триггера от перенапряжения, которое возникает при выключении реле К1 (РЭС64А).
| 
