Микроэлектроника и цифровая схемотехника

Счетчики          

 

Цифровое устройство, циклически меняющее свои состояния под действием импульсов, подаваемых на один вход, называется счетчиком. Количество тактов, через которое повторяется исходное состояние счетчика, называют коэффициентом пересчета (модулем счета) К_сч. Счетчики строят из цепочек триггеров с динамическим управлением.

По коэффициенту пересчета различают счетчики двоичные (К_сч = 2ⁿ, где n – разрядность счетчика),  десятичные (К_сч = 10ⁿ , где n – количество декад счетчика), с произвольным постоянным К_сч, с изменяемым К_сч (программируемые).

По направлению счета счетчики делятся на суммирующие, вычитающие, реверсивные.

По способу организации внутренних связей между триггерами счетчики могут быть асинхронными (с последовательным переносом) и синхронными (с параллельным переносом). Синхронные счетчики обладают бóльшим быстродействием.

 

Асинхронные двоичные счетчики строят из цепочки счетных триггеров, соединяя выход предыдущего со входом последующего. Такой счетчик реализован на микросхеме К155ИЕ5 (рис. 6.10).

 

 

При совпадении логических единиц на выводах 2 и 3 счетные триггеры сбрасываются в нулевое состояние. При замыкании выводов 1 и 12 получаем четырехразрядный двоичный счетчик. Частота счетных импульсов последовательно делится в два раза каждым триггером. При этом счетчик проходит 16 состояний (с 0 по 15), каждому из которых соответствует четырехразрядный код на выходах с весовыми коэффициентами 8, 4, 2, 1.

 

Микросхема К155ИЕ2 состоит из счетного триггера (вход – С1, выход – Q₁) и счетчика с коэффициентом пересчета К_сч  =  5 (вход – С2, выходы – Q₂, Q₃, Q₄). Если их соединить между собой так, как это показано на рис. 6.11, а, то получится двоично-десятичный счетчик, временные диаграммы работы которого приведены на рис. 6.11, б. При поступлении десятого импульса (по его срезу) кодовая комбинация Q₄ Q₃ Q₂ Q₁ = 1001 сменяется комбинацией 0000, и далее цикл из десяти состояний счетчика (с 0 по 9) периодически  повторяется.  При совпадении логических единиц на входах R счетчик устанавливается в состояние «0», при совпадении логических единиц на входах S9 – в состояние «9».

 

В синхронном двоичном счетчике (рис. 6.12) счетный импульс Т воздействует сразу на все триггеры. Первый триггер работает как счетный. Каждый последующий меняет свое состояние на противоположное, когда все предыдущие находятся в единичном состоянии. Устройство реализует алгоритм работы суммирующего двоичного счетчика с К_сч  = 16.

 

Реверсивные счетчики обладают универсальными возможностями. На рис. 6.13 показаны ИМС синхронных реверсивных десятичного (К555ИЕ6) и двоичного (К555ИЕ7) счетчиков. Уровнем логического нуля на входе L в счетчик записывается четырехразрядный код со входов предустановки 1, 2, 4, 8 (параллельная загрузка).  Эта возможность позволяет строить на таких микросхемах счетчики и делители частоты с изменяемым К_сч. Уровнем логической единицы на входе R счетчик сбрасывается в нулевое состояние. Вход R имеет приоритет по отношению ко входу L. При подаче импульсов на суммирующий вход +1 на вычитающем –1 должен быть высокий уровень и наоборот.

 

Счетчики с произвольным модулем счета К_сч строятся на основе микросхем двоичных и двоично-десятичных счетчиков. Одним из способов получения произвольного значения модуля счета является использование цепи обратной связи, сбрасывающей его в нулевое состояние, как только суммирующий счетчик переходит в состояние, равное К_сч. Так построен, например, делитель частоты в 14 раз (рис. 6.14). Как только счетчик переходит в 14-е состояние (совпадают логические 1 на входах трехвходового элемента И-НЕ), в единичное состояние устанавливается RS-триггер, который сбрасывает счетчик в нулевое состояние. Единичный уровень следующего счетного импульса сбрасывает RS-триггер в нуль.

 

 

Другой вариант счетчика (например, с коэффициентом пересчета                К_сч = 147), показанный на рис. 6.15, организован на основе восьмиразрядного  двоичного счетчика (К_сч = 256), который дополнен цепью сброса. Когда счетчик переходит в состояние 147=10010011В (совпадают логические 1 на входах элементов И, подключенных к выходам счетчика с весовыми коэффициентами 128, 16, 2 и 1), происходит его сброс, в результате чего его состояния циклически повторяются через каждые 147 входных тактов.

 

ИМС программируемых делителей частоты (счетчиков с переменным коэффициентом деления). Существует ряд ИМС-счетчиков с переменным (программируемым) коэффициентом деления, например, К155ИЕ8, 564ИЕ15.

 

 ИМС К155ИЕ8 может быть названа преобразователем «код – частота». Ее УГО и функции выводов показаны на рис. 6.16. Эта микросхема содержит шестиразрядный двоичный счетчик и программируемое логическое устройство, уменьшающее частоту выходной последовательности f_вых  по сравнению с входной f_вх. Из входной последовательности в 64 импульса, поступающей на счетный вход С, на выход проходит N импульсов, где N – десятичное число, шестиразрядный двоичный код которого подается на управляющие входы микросхемы с метками 32, 16, 8, 4, 2, 1. Выходная  частота  связана  с  входной   соотношением   f_вых = f_вх · N / 64. Таким образом, частота импульсов на выходе микросхемы пропорциональна значению управляющего кода N. Надо только учитывать, что, если N не равно степени числа 2, то импульсы в выходной последовательности расположены неравномерно.

 

В таблице 6.1 приведены номера импульсов (из входной последовательности в 64 импульса), которые проходят на выход при логической единице на соответствующем управляющем входе. При произвольном коде N на выход проходят импульсы, соответствующие логическим единицам во всех разрядах числа  N.

 

Таблица 6.1 –  Таблица функционирования микросхемы К155ИЕ8

 

Метка управляющего входа	Номера импульсов, проходящих на выход
1 2 4 8 16 32	32 16,48 8,24,40,56 4,12,20,28,36,44,52,60 2,6,10,14,18,22,26,30,34,38,42,... 1,3,5,7,9,11,13,15,17,19,21,23,25,27,...

 

Другой  способ  построения  счетчиков  с  произвольным  модулем счета  реализован  в программируемом делителе частоты, представленном на рис. 6.17.

 

 SA1         DD1               DD2                     SA2         DD3               DD4

 

 

 

Рис. 6.17 – Программируемый делитель частоты

 

 

На лимбах программных переключателей SA1, SA2 набирается число N=AB (A-десятки, В-единицы). На выходах переключателей формируется инверсный двоично-десятичный код цифр А и В. Инверторы DD1, DD3 подают на входы предварительной установки счетчиков DD2, DD4 прямой двоично-десятичный код числа N. Счетчики работают в режиме вычитания (обратного счета). Когда счетчики находятся в нулевом состоянии и приходит счетный импульс, по его фронту D-триггер формирует логический ноль на выходе и в счетчик загружается число N, которое в течение следующих N тактов считывается до нуля. Число состояний счетчика равно N +1. Таким образом, f_вых = =f_вх/(N +1), т.е. на программном переключателе надо набирать число, на единицу меньшее требуемого коэффициента деления частоты. Длительность выходного импульса (активный уровень –  нулевой) равна периоду входных импульсов.